SciELO - Scientific Electronic Library Online

 
vol.21 número52Estudio comparativo de cinco estrategias de compensación de armónicos en filtros activos de potenciaCompresión adicional de los datos del plano focal en arquitecturas de sensado comprimido en imágenes espectrales índice de autoresíndice de materiabúsqueda de artículos
Home Pagelista alfabética de revistas  

Servicios Personalizados

Revista

Articulo

Indicadores

Links relacionados

  • En proceso de indezaciónCitado por Google
  • No hay articulos similaresSimilares en SciELO
  • En proceso de indezaciónSimilares en Google

Compartir


Tecnura

versión impresa ISSN 0123-921X

Resumen

FAJARDO JAIMES, Arturo. Comparación de las técnicas de extracción del voltaje de umbral basadas en la característica gm/ID del MOSFET. Tecnura [online]. 2017, vol.21, n.52, pp.32-44. ISSN 0123-921X.  https://doi.org/10.14483/udistrital.jour.tecnura.2017.2.a02.

Resumen Contexto: En los dispositivos de ultrabaja potencia son necesarios procedimientos precisos de extracción de voltaje de umbral del MOSFET. Estos se basan en la medición de la eficiencia de la transconductancia (gm/ID) y su primera derivada respecto al voltaje puerta-fuente (d(gm/ID)/ dVGS). Para aumentar en algunas decenas de mV la precisión del voltaje de umbral extraído, se recurre a un proceso de corrección de errores que disminuye la influencia del voltaje dreno-fuente (VDS) que teóricamente debería ser 0 V. Típicamente, en el montaje experimental, el VDS es mayor a 10 mV con el fin de evitar el ruido eléctrico, pero menor a un cierto valor máximo con el fin de permitir que el MOSFET siempre opere en su región lineal. Objetivo: Comparar el procedimiento de extracción propuesto por Schneider et al. (2006) y el método propuesto por Rudenko et al. (2011) con un escenario de prueba genérico, controlado y coherente. Método: Se implementó un escenario de prueba en el softwareMatlab® para un MOSFET de canal largo fabricado en un proceso estándar CMOS de 0,35 mm, usando el modelo Advanced Compact MOSFET (ACM). Para comparar los dos procesos de extracción se tomó el concepto de potencia de corrección del error (PEC), el valor de este cuantifica la sensibilidad del proceso de extracción con respecto al valor no 0V del VDS usado experimentalmente (i.e., efecto NZ-DS). Resultados: Considerando el promedio, el máximo y el mínimo PEC obtenido para ambas metodologías de extracción, el procedimiento de corrección de errores propuesto en Siebel, Schneider y Galup (2012) y Schneider et al. (2006) estima el efecto NZ-DS mejor que el procedimiento propuesto en Rudenko et al. (2011) para un MOSFET de canal largo fabricado en un proceso estándar CMOS de 0,35 μm, cuando el VDS es inferior a 50 mV. Conclusiones: El procedimiento de extracción de Vth propuesto por Schneider et al. (2006) es más robusto que el sugerido en Rudenko et al. (2011) con respecto al efecto NZ-DS.

Palabras clave : extracción del voltaje de umbral; modelamiento de MOSFET; eficiencia transconductancia Gm/ID.

        · resumen en Inglés     · texto en Inglés     · Inglés ( pdf )

 

Creative Commons License Todo el contenido de esta revista, excepto dónde está identificado, está bajo una Licencia Creative Commons