Resumen

LOPEZ, JORGE HERNÁN; RESTREPO, JOHANS  y  TOBON, JORGE E.. División Decimal Parametrizable usando Lenguaje de Descripción de Hardware. Rev.EIA.Esc.Ing.Antioq [online]. 2020, vol.17, n.33, pp.194-199. ISSN 1794-1237.  https://doi.org/10.24050/reia.v17i33.1318.

En este trabajo se describe un algoritmo rápido y de alta precisión escrito en el lenguaje de descripción de hardware, VHDL para realizar la división entre dos números decimales, es decir, los números compuestos por una parte entera y una decimal, bajo el esquema de una representación de punto fijo. El algoritmo propuesto no es una aproximación, como se hace en la mayoría de los casos, escogiendo el algoritmo según la necesidad propia, en tiempo o en área de lógica. Para ello, el tamaño de los bits de los operandos se puede ajustar mediante un par de parámetros N y M, según los cuales dependerá la latencia del cálculo. El proyecto se sintetiza finalmente en una matriz de puertas programables o FPGA del tipo SPARTAN 3E de XILINX.

Palabras clave : Palabras cables: VHDL; FPGA; OPERACIÓN; DIVISIÓN.

        · resumen en Inglés | Portugués     · texto en Inglés     · Inglés ( pdf )